...
authorNathael Pajani <nathael.pajani@ed3l.fr>
Mon, 10 Sep 2012 15:25:24 +0000 (17:25 +0200)
committerNathael Pajani <nathael.pajani@ed3l.fr>
Tue, 24 Jan 2023 09:41:32 +0000 (10:41 +0100)
Lib/nxp_armmcu.lib

index ee02a88..ef88c9a 100644 (file)
@@ -1,4 +1,5 @@
-EESchema-LIBRARY Version 2.3  Date: 2011-01-09 12:38:21
+EESchema-LIBRARY Version 2.3  Date: ven. 07 sept. 2012 15:34:09 CEST
+#encoding utf-8
 #
 # LPC1102UK
 #
@@ -1095,93 +1096,93 @@ X P0[25]/AD0[2]/TXD3 7 -1200 -900 150 R 35 35 1 1 B
 X P0[24]/AD0[1]/CAP3[1] 8 -1200 -800 150 R 35 35 1 1 B
 X P0[23]/AD0[0]/CAP3[0] 9 -1200 -700 150 R 35 35 1 1 B
 X VDDA 10 400 2600 150 D 35 35 1 1 I
-X P1[31]/SCK1/AD0[5] 20 1200 -50 150 L 35 35 1 1 B
+X P1[31]/SCK1/AD0[5] 20 1200 0 150 L 35 35 1 1 B
 X P0[30]/USB_D- 30 -1200 -1400 150 R 35 35 1 1 B
-X P1[26]/MCOB1/PWM1[6]/CAP0[0] 40 1200 450 150 L 35 35 1 1 B
-X P2[13]/~EINT3~ 50 1200 1750 150 L 35 35 1 1 B
+X P1[26]/MCOB1/PWM1[6]/CAP0[0] 40 1200 500 150 L 35 35 1 1 B
+X P2[13]/~EINT3~ 50 1200 -1500 150 L 35 35 1 1 B
 X P0[18]/DCD1/MOSI0/MOSI 60 -1200 -200 150 R 35 35 1 1 B
-X P2[3]/PWM1[4]/DCD1/TRACEDATA[2] 70 1200 -550 150 L 35 35 1 1 B
+X P2[3]/PWM1[4]/DCD1/TRACEDATA[2] 70 1200 -500 150 L 35 35 1 1 B
 X P0[5]/I2SRX_WS/TD2/CAP2[1] 80 -1200 800 150 R 35 35 1 1 B
 X P1[10]/ENET_RXD1 90 1200 1850 150 L 35 35 1 1 B
 X VSSA 11 400 -2700 150 U 35 35 1 1 W
-X P1[30]/VBUS/AD0[4] 21 1200 50 150 L 35 35 1 1 B
+X P1[30]/VBUS/AD0[4] 21 1200 100 150 L 35 35 1 1 B
 X VSS 31 -200 -2700 150 U 35 35 1 1 W
 X VSS 41 100 -2700 150 U 35 35 1 1 W
-X P2[12]/~EINT2~ 51 1200 -1450 150 L 35 35 1 1 B
+X P2[12]/~EINT2~ 51 1200 -1400 150 L 35 35 1 1 B
 X P0[17]/CTS1/MISO0/MISO 61 -1200 -100 150 R 35 35 1 1 B
 X VDD(3V3) 71 -200 2600 150 D 35 35 1 1 W
 X P0[4]/I2SRX_CLK/RD2/CAP2[0] 81 -1200 900 150 R 35 35 1 1 B
 X P1[9]/ENET_RXD0 91 1200 1950 150 L 35 35 1 1 B
-X VREFP 12 1200 -2250 150 L 35 35 1 1 W
+X VREFP 12 1200 -2200 150 L 35 35 1 1 W
 X XTAL1 22 -1200 -1600 150 R 35 35 1 1 I
-X P1[18]/USB_UP_LED/PWM1[1]/CAP1[0] 32 1200 1250 150 L 35 35 1 1 B
+X P1[18]/USB_UP_LED/PWM1[1]/CAP1[0] 32 1200 1300 150 L 35 35 1 1 B
 X VDD(REG)(3V3) 42 200 2600 150 D 35 35 1 1 W
-X P2[11]/~EINT1~ 52 1200 -1350 150 L 35 35 1 1 B
+X P2[11]/~EINT1~ 52 1200 -1300 150 L 35 35 1 1 B
 X P0[15]/TXD1/SCK0/SCK 62 -1200 100 150 R 35 35 1 1 B
 X VSS 72 0 -2700 150 U 35 35 1 1 W
-X P4[28]/MAT2[0]/TXD3 82 1200 -1950 150 L 35 35 1 1 B
+X P4[28]/MAT2[0]/TXD3 82 1200 -1900 150 L 35 35 1 1 B
 X P1[8]/ENET_CRS 92 1200 2050 150 L 35 35 1 1 B
 X XTAL2 23 -1200 -1750 150 R 35 35 1 1 I
-X P1[19]/MCOA0/CAP1[1] 33 1200 1150 150 L 35 35 1 1 B
-X P1[27]/CLKOUT/CAP0[1] 43 1200 350 150 L 35 35 1 1 B
-X P2[10]/~EINT0~/NMI 53 1200 -1250 150 L 35 35 1 1 B
+X P1[19]/MCOA0/CAP1[1] 33 1200 1200 150 L 35 35 1 1 B
+X P1[27]/CLKOUT/CAP0[1] 43 1200 400 150 L 35 35 1 1 B
+X P2[10]/~EINT0~/NMI 53 1200 -1200 150 L 35 35 1 1 B
 X P0[16]/RXD1/SSEL0/SSEL 63 -1200 0 150 R 35 35 1 1 B
-X P2[2]/PWM1[3]/CTS1/TRACEDATA[3] 73 1200 -450 150 L 35 35 1 1 B
+X P2[2]/PWM1[3]/CTS1/TRACEDATA[3] 73 1200 -400 150 L 35 35 1 1 B
 X VSS 83 -400 -2700 150 U 35 35 1 1 W
 X P1[4]/ENET_TX_EN 93 1200 2150 150 L 35 35 1 1 B
 X ~RSTOUT~ 14 -1200 1500 150 R 35 35 1 1 O
 X P0[28]/SCL0/USB_SCL 24 -1200 -1200 150 R 35 35 1 1 B
-X P1[20]/MCI0/PWM1[2]/SCK0 34 1200 1050 150 L 35 35 1 1 B
-X P1[28]/MCOA2/PCAP1[0]/MAT0[0] 44 1200 250 150 L 35 35 1 1 B
+X P1[20]/MCI0/PWM1[2]/SCK0 34 1200 1100 150 L 35 35 1 1 B
+X P1[28]/MCOA2/PCAP1[0]/MAT0[0] 44 1200 300 150 L 35 35 1 1 B
 X VDD(3V3) 54 -300 2600 150 D 35 35 1 1 W
-X P2[9]/USB_CONNECT/RXD2 64 1200 -1150 150 L 35 35 1 1 B
-X P2[1]/PWM1[2]/RXD1 74 1200 -350 150 L 35 35 1 1 B
+X P2[9]/USB_CONNECT/RXD2 64 1200 -1100 150 L 35 35 1 1 B
+X P2[1]/PWM1[2]/RXD1 74 1200 -300 150 L 35 35 1 1 B
 X VDD(REG)(3V3) 84 100 2600 150 D 35 35 1 1 W
 X P1[1]/ENET_TDX1 94 1200 2250 150 L 35 35 1 1 B
-X VREFN 15 1200 -2450 150 L 35 35 1 1 W
+X VREFN 15 1200 -2400 150 L 35 35 1 1 W
 X P0[27]/SDA0/USB_SDA 25 -1200 -1100 150 R 35 35 1 1 B
-X P1[21]/~MCABORT~/PWM1[3]/SSEL0 35 1200 950 150 L 35 35 1 1 B
-X P1[29]/MCOB2/PCAP1[1]/MAT0[1] 45 1200 150 150 L 35 35 1 1 B
+X P1[21]/~MCABORT~/PWM1[3]/SSEL0 35 1200 1000 150 L 35 35 1 1 B
+X P1[29]/MCOB2/PCAP1[1]/MAT0[1] 45 1200 200 150 L 35 35 1 1 B
 X VSS 55 -300 -2700 150 U 35 35 1 1 W
-X P2[8]/TD2/TXD2 65 1200 -1050 150 L 35 35 1 1 B
-X P2[0]/PWM1[1]/TXD1 75 1200 -250 150 L 35 35 1 1 B
-X P4[29]/MAT2[1]/RXD3 85 1200 -2050 150 L 35 35 1 1 B
+X P2[8]/TD2/TXD2 65 1200 -1000 150 L 35 35 1 1 B
+X P2[0]/PWM1[1]/TXD1 75 1200 -200 150 L 35 35 1 1 B
+X P4[29]/MAT2[1]/RXD3 85 1200 -2000 150 L 35 35 1 1 B
 X P1[0]/ENET_TXD0 95 1200 2350 150 L 35 35 1 1 B
 X RTCX1 16 -1200 -1950 150 R 35 35 1 1 I
 X P3[26]/STCLK/MAT0[1]/PWM1[3] 26 1200 -1750 150 L 35 35 1 1 B
-X P1[22]/MCOB0/MAT1[0] 36 1200 850 150 L 35 35 1 1 B
+X P1[22]/MCOB0/MAT1[0] 36 1200 900 150 L 35 35 1 1 B
 X P0[0]/RD1/TXD3/SDA1 46 -1200 1300 150 R 35 35 1 1 B
 X P0[22]/RTS1/TD1 56 -1200 -600 150 R 35 35 1 1 B
-X P2[7]/RD2/RTS1 66 1200 -950 150 L 35 35 1 1 B
+X P2[7]/RD2/RTS1 66 1200 -900 150 L 35 35 1 1 B
 X P0[9]/MOSI1/MAT2[3] 76 -1200 400 150 R 35 35 1 1 B
-X P1[17]/ENET_MDIO 86 1200 1350 150 L 35 35 1 1 B
+X P1[17]/ENET_MDIO 86 1200 1450 150 L 35 35 1 1 B
 X VDD(3V3) 96 -100 2600 150 D 35 35 1 1 W
 X ~RESET~ 17 -1200 1650 150 R 35 35 1 1 I
 X P3[25]/MAT0[0]/PWM1[2] 27 1200 -1650 150 L 35 35 1 1 B
-X P1[23]/MCI1/PWM1[4]/MISO0 37 1200 750 150 L 35 35 1 1 B
+X P1[23]/MCI1/PWM1[4]/MISO0 37 1200 800 150 L 35 35 1 1 B
 X P0[1]/TD1/RXD3/SCL1 47 -1200 1200 150 R 35 35 1 1 B
 X P0[21]/RI1/RD1 57 -1200 -500 150 R 35 35 1 1 B
-X P2[6]/PCAP1[0]/RI1/TRACECLK 67 1200 -850 150 L 35 35 1 1 B
+X P2[6]/PCAP1[0]/RI1/TRACECLK 67 1200 -800 150 L 35 35 1 1 B
 X P0[8]/MISO1/MAT2[2] 77 -1200 500 150 R 35 35 1 1 B
-X P1[16]/ENET_MDC 87 1200 1450 150 L 35 35 1 1 B
+X P1[16]/ENET_MDC 87 1200 1550 150 L 35 35 1 1 B
 X VSS 97 -100 -2700 150 U 35 35 1 1 W
 X RTCX2 18 -1200 -2100 150 R 35 35 1 1 O
 X VDD(3V3) 28 -400 2600 150 D 35 35 1 1 W
-X P1[24]/MCI2/PWM1[5]/MOSI0 38 1200 650 150 L 35 35 1 1 B
+X P1[24]/MCI2/PWM1[5]/MOSI0 38 1200 700 150 L 35 35 1 1 B
 X P0[10]/TXD2/SDA2/MAT3[0] 48 -1200 300 150 R 35 35 1 1 B
 X P0[20]/DTR1/SCL1 58 -1200 -400 150 R 35 35 1 1 B
-X P2[5]/PWM1[6]/DTR1/TRACEDATA[0] 68 1200 -750 150 L 35 35 1 1 B
+X P2[5]/PWM1[6]/DTR1/TRACEDATA[0] 68 1200 -700 150 L 35 35 1 1 B
 X P0[7]/SCK1/MAT2[1] 78 -1200 600 150 R 35 35 1 1 B
-X P1[15]/ENET_REF_CLK 88 1200 1550 150 L 35 35 1 1 B
+X P1[15]/ENET_REF_CLK 88 1200 1650 150 L 35 35 1 1 B
 X P0[2]/TXD0/AD0[7] 98 -1200 1100 150 R 35 35 1 1 B
 X VBAT 19 -1200 -2350 150 R 35 35 1 1 I
 X P0[29]/USB_D+ 29 -1200 -1300 150 R 35 35 1 1 B
-X P1[25]/MCOA1/MAT1[1] 39 1200 550 150 L 35 35 1 1 B
+X P1[25]/MCOA1/MAT1[1] 39 1200 600 150 L 35 35 1 1 B
 X P0[11]/RXD2/SCL2/MAT3[1] 49 -1200 200 150 R 35 35 1 1 B
 X P0[19]/DSR1/SDA1 59 -1200 -300 150 R 35 35 1 1 B
-X P2[4]/PWM1[5]/DSR1/TRACEDATA[1] 69 1200 -650 150 L 35 35 1 1 B
+X P2[4]/PWM1[5]/DSR1/TRACEDATA[1] 69 1200 -600 150 L 35 35 1 1 B
 X P0[6]/SSEL1/MAT2[0] 79 -1200 700 150 R 35 35 1 1 B
-X P1[14]/ENET_RX_ER 89 1200 1650 150 L 35 35 1 1 B
+X P1[14]/ENET_RX_ER 89 1200 1750 150 L 35 35 1 1 B
 X P0[3]/RXD0/AD0[6] 99 -1200 1000 150 R 35 35 1 1 B
 X RTCK 100 -1200 2350 150 R 35 35 1 1 O
 ENDDRAW